콘텐츠로 이동
로그인
Digital Systems Lab
Dataset
Professor
Research Topics
Patents
Papers
Members
Album
Dataset
Visitor
Digital Systems Lab
/
Dataset
/
집적회로 실습자료
/
Verilog HDL 이론.ppt
1
1
뒤로
Verilog HDL 이론.ppt
Verilog HDL 이론.ppt
신현철
가 업로드, 18. 6. 4 오후 12:45
평균 (0 투표)
댓글
댓글이 없습니다.
첫번째로 올려주세요.
코멘트
로 답장 ...
취소
버전 1.0
신현철가 최근 업데이트
18. 6. 4 오후 12:45
상태:
승인
다운로드 (764k)
URL 보기
or
WebDAV URL
URL
WebDAV URL
파일 및 폴더에 권한이 있는 사용자는 데스크톱 탐색기를 통해 관리가 가능합니다.
자세히 보기(영문)
자동 추출된 메타데이터
수정됨
2011-03-30T08:44:46Z
생성자
간달프
생성
2005-07-04T10:37:59Z
제목
Verilog HDL 이론
콘텐츠 유형
application/vnd.ms-powerpoint
마지막 수정
2011-03-30T08:44:46Z
마지막 저자
Administrator
저자
간달프
응용프로그램 이름
Microsoft Office PowerPoint
개정 번호
5
템들릿
실습강의자료
회사
한양대학교
슬라이드의 #
66
단어의 #
4092
편집 시간
12619360000
만든 날짜
2005-07-04T10:37:59Z
마지막 저장
2011-03-30T08:44:46Z
버전 히스토리
버전
날짜
사이즈
1.0
6 년전
764k
다운로드
보기